先進(jìn)半導(dǎo)體制程從微米（μm）跨越至納米（nm）量級，特征尺寸從180nm迭代至3nm以下，等離子體刻蝕機(jī)作為圖形轉(zhuǎn)移的核心裝備，其結(jié)構(gòu)參數(shù)經(jīng)歷了從“滿足基本刻蝕”到“支撐原子級精度”的顛覆性變革。本文結(jié)合行業(yè)迭代數(shù)據(jù)，梳理關(guān)鍵結(jié)構(gòu)參數(shù)的演進(jìn)邏輯與工藝價(jià)值，供實(shí)驗(yàn)室研發(fā)、工業(yè)制程優(yōu)化從業(yè)者參考。

1. 制程演進(jìn)的底層約束：刻蝕參數(shù)的“精度紅線”

半導(dǎo)體器件性能提升依賴特征尺寸縮小，但納米尺度下刻蝕面臨三大核心挑戰(zhàn)：
① 各向異性要求：需實(shí)現(xiàn)50:1以上的垂直刻蝕比（避免圖形坍塌）；
② 均勻性要求：全晶圓刻蝕偏差需控制在±1%以內(nèi)；
③ 選擇性要求：刻蝕目標(biāo)層與底層/掩模層的選擇比需突破100:1。

傳統(tǒng)微米制程的刻蝕參數(shù)（如高氣壓、單頻功率）無法滿足納米制程的精度紅線，因此結(jié)構(gòu)參數(shù)的迭代成為必然。

2. 核心結(jié)構(gòu)參數(shù)的顛覆性變革

2.1 腔室壓強(qiáng)：從“毫托級”到“亞毫托級”的方向性躍遷

傳統(tǒng)微米制程（180nm及以上）中，腔室壓強(qiáng)多維持在10-50mTorr，此時(shí)等離子體密度較高但離子平均自由程短（約0.1mm），離子轟擊方向易受碰撞偏轉(zhuǎn)，刻蝕各向異性比僅10:1左右。

進(jìn)入納米制程（7nm以下），壓強(qiáng)需降至1-5mTorr（亞毫托級），離子平均自由程提升至0.5mm以上，碰撞概率降低60%，刻蝕各向異性比突破50:1。例如，臺積電3nm制程的FinFET刻蝕步驟中，腔室壓強(qiáng)穩(wěn)定控制在2mTorr以內(nèi)，有效避免了圖形坍塌問題。

2.2 功率耦合：從“單頻”到“多頻協(xié)同”的獨(dú)立調(diào)控

微米制程僅采用13.56MHz單頻等離子體源，密度與能量耦合是核心痛點(diǎn)（提升功率雖增加密度，但離子能量同步升高，易損傷底層）。

納米制程迭代為“多頻協(xié)同”：

• 14nm節(jié)點(diǎn)：27/60MHz高頻源（控制等離子體密度）+13.56MHz低頻偏壓源（控制離子能量），實(shí)現(xiàn)密度與能量解耦；
• 3nm節(jié)點(diǎn)：27/60MHz+13.56MHz+2MHz三頻配置，進(jìn)一步細(xì)化能量調(diào)控，離子能量分布半高寬（FWHM）從20eV縮小至5eV。

以應(yīng)用材料Centura系統(tǒng)為例，三頻配置使刻蝕選擇性（SiO?/Si）從20:1提升至120:1。

2.3 氣體分布：從“單點(diǎn)注入”到“多區(qū)精準(zhǔn)噴射”

傳統(tǒng)單點(diǎn)氣體注入易導(dǎo)致晶圓中心與邊緣的刻蝕速率差異（±5%），無法滿足納米制程均勻性要求。

先進(jìn)制程采用多區(qū)氣體注入系統(tǒng)（3-7區(qū)），通過獨(dú)立調(diào)節(jié)各區(qū)域氣體流量（如中心區(qū)與邊緣區(qū)的O?/Ar比例差控制在1:1.2），實(shí)現(xiàn)全晶圓刻蝕均勻性提升至±1%以內(nèi)。例如，ASML NXE EUV光刻機(jī)配套的刻蝕機(jī)采用7區(qū)氣體噴射，3nm制程的均勻性達(dá)標(biāo)率達(dá)99.8%。

2.4 電極溫控：從“平面電極”到“ESC+邊緣耦合”

微米制程的平面電極溫控均勻性僅±2℃，納米尺度下熱應(yīng)力易導(dǎo)致圖形變形。

迭代后的靜電卡盤（ESC）+邊緣耦合溫控系統(tǒng)：ESC內(nèi)置微通道溫控，均勻性提升至±0.5℃；邊緣耦合電極補(bǔ)償邊緣溫度偏差，使晶圓邊緣刻蝕速率與中心差異從±10%縮小至±2%。三星5nm制程中，該系統(tǒng)使刻蝕圖形線寬偏差控制在±1nm以內(nèi)。

3. 關(guān)鍵參數(shù)演進(jìn)對比表

4. 變革的工藝價(jià)值：從“可用”到“精準(zhǔn)”的跨越

結(jié)構(gòu)參數(shù)的迭代直接推動(dòng)刻蝕工藝性能突破：

1. 各向異性比：從10:1提升至50:1以上，滿足FinFET、GAA等3D結(jié)構(gòu)的刻蝕需求；
2. 選擇性：SiO?/Si選擇比從20:1提升至120:1，避免刻蝕過底層損傷；
3. 均勻性：全晶圓刻蝕偏差從±5%縮小至±1%，支撐良率提升至95%以上（3nm制程）。

等離子體刻蝕機(jī)的結(jié)構(gòu)參數(shù)變革是先進(jìn)制程演進(jìn)的核心支撐，其迭代邏輯始終圍繞“納米尺度精度需求”展開。未來隨著2nm及以下制程的推進(jìn)，參數(shù)調(diào)控將進(jìn)一步向“原子級精準(zhǔn)”方向發(fā)展。